HP präsentiert alternative Strategie für Chip-Optimierung		erstellt am 18. 01. 07
Akquisition ergänzt Portfolio für die Verwaltung mobiler Endgeräte Wien (hochegger) - HP hat Forschungsergebnisse präsentiert, die die Grundlage zur Herstellung von FPGA-Halbleitern (Field Programmable Gate Arrays, FPGA) bieten, die bis zu acht Mal dichter sind als herkömmliche Produkte und gleichzeitig weniger Energie verbrauchen. Dazu werden konventionelle Halbleiterelemente mit einer Crossbar Switch-Struktur auf Nano-Ebene ergänzt. Die Forscher schätzen, dass die HP Labs bis Ende 2007 einen ersten Prototypen eines solchen Chips vorstellen können. Eine Einführung auf dem Markt ist bis 2010 technisch denkbar. Field Programmable Gate Arrays (FPGA) sind integrierte Schaltkreise mit programmierbaren logischen Komponenten und Interkonnektoren, die für spezifische Anwendungen angepasst werden können. Sie werden in einer Vielzahl von Branchen eingesetzt, darunter in der Kommunikation, der Automobilindustrie und in der Konsumentenelektronik. Diese Technologie benötigt eine Crossbar Switch-Struktur auf Nano-Ebene, die auf konventionelle komplementäre Metall-Oxid-Halbleiter (CMOS, complementary metal oxide semiconductor) aufgesetzt wird. Dazu nutzen die Forscher der HP Labs eine neue Architektur, die sie "field programmable nanowire interconnect" (FPNI) nennen - eine Variation der etablierten FPGA-Technologie. Mit dem FPNI-Ansatz werden alle Logikaufgaben im CMOS-Halbleiter ausgeführt, während der größte Teil des Signal-Routing im Kreislauf vom Crossbar Switch übernommen wird, der oberhalb des Transistor Layers angesiedelt ist. Damit ist der FPNI-Schaltkreis viel effizienter als konventionelle FPGA, die 80 bis 90 Prozent ihrer CMOS für das Signal-Routing einsetzen. Auf diese Weise kann die Dichte der Transistoren, die für die Ausführung der Logik zuständig sind, erhöht und gleichzeitig der Stromverbrauch für das Signal-Routing gesenkt werden. "Während die konventionelle Chip-Elektronik kleiner und kleiner wird, kommt Moore's Law auf Kollisionskurs mit den physikalischen Gesetzen", erklärt Stan Williams, HP Senior Fellow and Director, Quantum Science Research, HP Labs. "Auf der Nano-Ebene kann es zu starker Erhitzung und zu einer fehlerhaften Ausführung von Aufgaben führen. Wir waren in der Lage, konventionelle Metall-Oxid Halbleiter mit Switches auf der Nano-Ebene in einem hybriden Kreislauf zu kombinieren. So lässt sich die Transistor-Dichte steigern und die Stromableitung reduzieren." Die Forschungsarbeit von Greg Snider and Stan Williams von den HP Labs werden im Fachmagazin Nanotechnology des British Institute of Physics unter dem Titel "Nano/CMOS Architectures Using Field-Programmable Nanowire Interconnect" in der Ausgabe vom 24. Januar 2007 veröffentlicht. Die vollständige Studie lesen Sie hier.
zurück